

# 第10章 トランジスタの直流特性


MOSFETのモデル式

電流-電圧特性のグラフ

## 10.1 I-V特性


# 特性を記述するための変数

電気的特性を表すための独立変数は、 $V_{GS}$ ,  $V_{DS}$ ,  $I_D$  の3個。




# I-V特性(I-V characteristics)の測定

3変数の関係を表す  $I_D$ - $V_{GS}$  特性と  $I_D$ - $V_{DS}$  特性を求める。




$I_D$ - $V_{GS}$  特性の測定



$I_D$ - $V_{DS}$  特性の測定

(注意) p-ch MOSFETでは、 $V_{GS}$ ,  $V_{DS}$ ,  $I_D$  は負の値となる。 4


# I-V特性における領域分類



$V_{GS}$  ( $=V_{GB}$ ) が  $V_T$  を超えるとチャネルが発生し始める。 5

# チャネル発生仕組み

(アニメーション)




# 閾値電圧 (Threshold Voltage)

- $V_{GS} > V_T$  (閾値電圧) のときチャネルが形成され電流 $I_D$ が流れる
  - n-ch MOSFETの閾値電圧を $V_{Tn}$ と表記する
  - p-ch MOSFETの閾値電圧を $V_{Tp}$ と表記する
- チャネルが形成されると
  - p型半導体のMOS界面がn型半導体のように振舞う
  - n型半導体のMOS界面がp型半導体のように振舞う
- $V_{GS} < V_T$  の領域は、サブスレッショルド(Sub-threshold)領域と呼ぶ
  - サブスレッショルド領域でも僅かに $V_{GS}$ の指数関数に比例した電流 $I_D$ が流れる
  - 本講義では、サブスレッショルド領域の電流は無視してゼロと近似する
- 閾値電圧は半導体の不純物量に関係している
  - 閾値電圧は、半導体メーカーがコントロールしているので回路設計者は変更できない
  - 閾値電圧は、厳密には $V_{SB}$ に依存して僅かに変化するが、本講義では $V_T$ は一定と見做す

# 線形領域と飽和領域

1. MOSFETに $V_{GS} > V_T$  を印加するとチャネルが発生
2.  $V_{DS}$  を印加するとチャネル電子が流れる
3. ただし、 $V_{DS} = V_{GS} - V_T$  になると  
・・・チャネルが一部分消失する(＝飽和領域に入る)

$V_{DS}$  をかけるとドレイン-ゲート間の電圧が小さくなる




$V_{GS} > V_T$  でも、 $V_{GS} - V_{DS} < V_T$  ならば、

↓  
ドレイン側のチャネルが消失  
(Pinch-off 現象と呼ばれる)




# ピンチオフ現象（飽和領域）

- $V_{DS} = V_{GS} - V_T$  の条件でチャネルが一部消失
  - このときの  $V_{DS}$  をピンチオフ電圧と呼ぶ



# ピンチオフによる電流の飽和



# 課題10. 1 MOSFETのDC解析

1. 次ページ以降の解説を参考に、n-ch MOSFETの  $I_D - V_{DS}$  特性と  $I_D - V_{GS}$  特性を回路シミュレーションにより求めよ
2. 同様に、p-ch MOSFETの  $I_D - V_{DS}$  特性と  $I_D - V_{GS}$  特性を回路シミュレーションにより求めよ (n-ch MOSFET用の回路図ファイルと別のファイルにすること)
3. 提出物
  - (1) 回路図、(2) シミュレーション結果のグラフ、(3) 拡張ネットリスト(Expanded List)を提出せよ
  - 以降の課題で、MOSFETを使用する場合は、MOSFETのパラメータを含む拡張ネットリストを提出すること(解説3参照)

# デバイスモデルのダウンロード

1. 講義案内のページでモデルパラメータファイルとMOSFETシンボルをダウンロード
  - ✓ (注意) MOSFETのモデルは、一人ずつ異なる特性になっています。人のファイルをコピーせずに、上記サイトで自分のファイルをダウンロードしてください。電子回路シミュレーションの結果も、一人ずつ異なる結果になります。
2. 適当な場所に、電子回路シミュレーション用の作業フォルダを作成
  - ✓ フォルダ名に日本語を使わないことを推奨(例: cirsim)
3. 作業フォルダに、ダウンロードしたモデルパラメータファイル cmos\*\*\*.lib (\*\*\*)は名列番号)とMOSFETシンボル N\_1u.asy, P\_1u.asy, N\_50n.asy, P\_50n.asy を保存<ユーザドキュメントフォルダ>¥LTspiceXVII¥の中に、N\_1u.asy, P\_1u.asy, N\_50n.asy, P\_50n.asy を保存
4. 課題で作成した回路図ファイルも作業フォルダに保存すること

# 課題10. 1の解説1

モデルパラメータファイル  
(自分のファイル名に変更  
すること)


コメントアウト(2行  
目と3行目の選択)

電圧掃引のネス  
ティング


```
.lib cmos.lib  
.dc Vdsn 0V 5V 0.01V Vgsn 0V 5V 0.5V  
;dc Vgsn 0V 5V 0.01V Vdsn 0V 5V 0.5V
```

```
.lib cmos.lib  
;dc Vdsp 0V -5V -0.01V Vgsp 0V -5V -0.5V  
.dc Vgsp 0V -5V -0.01V Vdsp 0V -5V -0.5V
```

N\_1uのシンボル



P\_1uのシンボル



モデル名

n-ch MOSFET

別ファイルにすること

p-ch MOSFET

(参考)シンボルの回転はCTRL+R、シンボルの反転はCTRL+E

# 課題10. 1の解説2

モデルパラメータファイルを開いてみると

モデル名

n-ch MOSFETを  
表す

モデルの種類を  
表す

```
.model N_1u nmos level = 3  
+ TOX    = 200E-10      NSUB   = 1E17      GAMMA = 0.5  
+ .....
```

モデル名として、N\_1u, N\_50n, P\_1u, P\_50n の4種類が用意されている  
(これらのパラメータは教育用として公開されている)

製造技術(最小加工寸法)	n-ch MOSFET	p-ch MOSFET	電源電圧
1um(レガシー)	N_1u	P_1u	5.0V
50nm(先端テクノロジー)	N_50n	P_50n	1.0V

ここでは最小加工寸法1umのモデル N\_1u, P\_1u を使用する

# 演習10. 1の解説3

- 回路図の貼り付け方法
  - 回路図のウィンドウを選択し、メニューよりTools > Copy bitmap to Clipboard
  - レポートを作成しているアプリケーション上で貼り付け
- グラフの貼り付け方法
  - シミュレーションを実行し、グラフを表示させる
  - グラフのウィンドウを選択し、メニューよりTools > Copy bitmap to Clipboard
  - レポートを作成しているアプリケーション上で貼り付け
- 拡張ネットリストの出力の方法
  - 回路図のウィンドウを選択し、メニューよりView > SPICE Netlist
  - Netlistが表示されたウィンドウを右クリックし、Generate Expanded Listing を選び、適当なフォルダに保存する

# 10.1節のまとめ


- MOSFETの特性を表す変数は、 $V_{GS}$ ,  $V_{DS}$ ,  $I_D$ 
  - MOSFETのI-V特性は、 $I_D$ - $V_{GS}$  と  $I_D$ - $V_{DS}$  特性のグラフで表せる
- MOSFETのI-V特性は、3つの領域に分割できる
  - サブスレッショルド領域(チャネルが発生していない状態)
  - 線形領域(チャネルが発生し、ピンチオフしていない状態)
  - 飽和領域(チャネルが発生し、ピンチオフした状態)
- 3領域の条件
  - $V_{GS} < V_T$  のときサブスレッショルド領域
  - $V_{GS} \geq V_T$  かつ  $V_{DS} < V_{GS} - V_T$  のとき線形領域
  - $V_{GS} \geq V_T$  かつ  $V_{DS} \geq V_{GS} - V_T$  のとき飽和領域



電流-電圧特性を表すモデル式


## 10.2 MOSFETのデバイスモデル

# 実際のMOSFETの構造と寸法定義



(注) p+, n+などの+記号は不純物濃度が高い領域を表す。p-active, n-activeと呼ばれることもある。

# 実際のMOSFETの $I_D$ - $V_{GS}$ 特性




# 実際のMOSFETの $I_D$ - $V_{DS}$ 特性

$$V_{DS} < V_{GS} - V_T \quad V_{DS} \geq V_{GS} - V_T$$

線形領域

飽和領域



# 線形領域のモデル式

Gradual Channel Approximationによる理論式※

$$I_D = \boxed{KP \frac{W}{L}} \left\{ (V_{GS} - V_T) \cdot V_{DS} - \frac{1}{2} V_{DS}^2 \right\} \quad \leftarrow \text{(記憶すること)}$$
$$= \beta \left\{ (V_{GS} - V_T) \cdot V_{DS} - \frac{1}{2} V_{DS}^2 \right\} \quad (1)$$

$V_{GS}$ に対して1次式     $V_{DS}$ に対して2次式

原点を通過するため0次の項はない。

$KP$  ( $A/V^2$ ): トランスコンダクタンスパラメータ(製造プロセスに依存)

$V_T$  (V): 閾値電圧(製造プロセスに依存)

※ 式の導出は少し複雑なので半導体工学で学ぼう。


# 式(1)のグラフ上の意味

$$\frac{dI_D}{dV_{DS}} = \beta\{(V_{GS} - V_T) - V_{DS}\} = 0 \quad \text{放物線の頂点}$$

$$V_{DS} = V_{GS} - V_T$$

↑  
(記憶すること)

(2) 線形領域と飽和領域の境界  
= 放物線の頂点



# 飽和領域のモデル式

飽和領域のモデル式 (Gradual Channel Approximation)

$V_{DS} = V_{GS} - V_T$  のとき、飽和状態(ピンチオフ)になるので、

$$I_D = KP \frac{W}{L} \left\{ (V_{GS} - V_T) \cdot (V_{GS} - V_T) - \frac{1}{2} (V_{GS} - V_T)^2 \right\}$$

$$= \frac{K_P W}{2 L} (V_{GS} - V_T)^2 = \frac{\beta}{2} (V_{GS} - V_T)^2 \quad (3)$$

(記憶すること)

$\left\{ \begin{array}{l} V_{GS} \text{ に対して2次} \end{array} \right.$

$\left\{ \begin{array}{l} V_{DS} \text{ に依存しない (ドレイン-ソース間は定電流源と等価)} \end{array} \right.$


# 飽和領域のモデル式の精密化

実際には、完全には $I_D$ が飽和せず、 $V_{DS}$ に比例して $I_D$ が増加する。

$$\begin{aligned} I_D &= \frac{KP}{2} \frac{W}{L} (V_{GS} - V_T)^2 \{1 + \lambda(V_{DS} - V_{OV})\} \\ &= \underbrace{\frac{\beta}{2} (V_{GS} - V_T)^2}_{\text{式(3)の部分}} \{1 + \lambda(V_{DS} - V_{OV})\} \end{aligned} \quad \leftarrow \text{(記憶すること)} \quad (4)$$

式(3)の部分

$\lambda$  (1/V): チャンネル長変調係数(製造プロセスに依存)



$V_{OV} = V_{GS} - V_T$  線形領域と飽和領域の境界(オーバードライブ電圧)




# 飽和領域で $I_D$ が増加する原因

$V_{DS} > V_{GS} - V_T$  (飽和) のとき


実際のチャネル長が $V_{DS}$ によって短くなる(チャネル長変調)。  
チャネル内の電界  $E = (V_{GS} - V_T)/(L - \Delta L)$  は強くなり、飽和後も $I_D$ は漸増。

実際のチャネル長 =  $L - \Delta L$



$V_{DS} > V_{GS} - V_T$  の場合の断面図

# (参考) サブスレッショルド領域の特性



イオン化したアクセプタ  
タ（チャネルは発生し  
ていない）

pn接合に逆方向バイアス  $V_{DS}$  が加わっている。

$$I_D = I_S(1 - e^{-\frac{q}{kT}V_{DS}})$$

$V_{DS}$  が十分大きいとき ( $V_{DS} > 0.1V$  程度) のとき、

$$I_D \cong I_S \quad (\text{pn接合の逆方向電流} = \text{定数})$$

ただし、MOSFETの場合、 $I_S$  は  $V_{GS}$  の影響を受ける。

MOS界面の電位を  $\phi_s$  とすると、

$$Q = C_{OX}(V_{GS} - \phi_s) = C_D \phi_s$$


$$\phi_s = \frac{C_{OX}}{C_{OX} + C_D} V_{GS} = \frac{1}{1 + \frac{C_D}{C_{OX}}} V_{GS} \equiv \frac{1}{m} V_{GS}$$

ゲート電圧を加えるとpn接合に順方向電圧  $\phi_s$  を加えたのと同様になるため、指数関数で表される。

$$I_S \propto e^{\frac{q}{kT}\phi_s} = e^{\frac{q}{mkT}V_{GS}}$$


# p-ch と n-ch MOSFETの比較

n-ch と p-ch は電圧と電流の正負が逆。




$I_D$ は、ドレインに流れ込む向きを正とする。

# p-chとn-ch MOSFETのBody電位



# (参考) MOSFETのタイプ

ディスクリート半導体として市販されているMOSFETには、チャネルの他にタイプの分類がある。アナログ回路、デジタル回路の両方で使えるエンハンスメントタイプが主流である。本講義でも、エンハンスメントタイプを使用する。




Channel	Type (or Mode)	
	Enhancement	Depletion
n-ch	$V_{Tn} > 0$	$V_{Tn} < 0$
p-ch	$V_{Tp} < 0$	$V_{Tp} > 0$

- Enhancement type = Normally OFF
  - Depletion type = Normally ON
- ともいう ( $V_{GS} = 0V$  におけるON/OFFを示す呼び方)。


# (参考) Power MOSFET

ディスクリート(Discrete)半導体※として、3端子のMOSFETも市販されている。3端子のMOSFETはデバイス内部で、B-S間がショートしている。また、大電力を扱えるPower MOSFETでは、構造上ボディダイオード(Body diode)が内蔵されるため、ソースとドレインは非対称(非互換)である。

※ ディスクリート: 集積化せず単体でパッケージした半導体デバイス。



Power MOSFETの一種Double-Diffused MOSFET (DMOS)の構造



Power MOSFETのシンボル









# (参考) MOSFETの駆動電圧


- 市販のディスクリートMOSFET(単体MOSFET)は、ゲート駆動電圧(Drive voltage)の値により分類されることがある。
  - ゲート駆動電圧は、MOSFETの閾値電圧ではなく、ドレイン-ソース間を瞬時にONに切り替えるために必要な電圧 $V_{GS}$ が目安として示されている。通常は、閾値電圧の2倍程度の値となっている。
  - MCU等の論理LSIの出力電圧(5V, 3.3V, 1.8Vなど)で駆動できるタイプと、より大電力を扱える標準レベル以上の電圧で駆動するタイプがある。
  - 大電力の出力を必要としないアナログ回路やデジタル回路に使用する場合は、ロジックレベルか低電圧レベルを選定するとよい。

ゲート駆動電圧の分類	駆動電圧
標準レベル電圧駆動	10V
ロジックレベル電圧駆動	4V
低電圧駆動	2.7V, 1.5Vなど

# (参考) いろいろなMOSFETシンボル


MOSFETのシンボルは統一されていないので、一通り知っておくとよいだろう。

	4端子表記	3端子表記 (B省略)	D, Sを区別	D, Sを区別
p-ch				
n-ch				


 のような、破線表示の場合は、エンハンスメント型 ( $V_{Tn} \geq 0V$ ,  $V_{Tp} \leq 0V$ ) を示すが、通常はエンハンスメント型なので、特に明示する必要が無ければ破線表示をしなくてよい。



# MOSFET内部のキャパシタンス




# MOSFETのデバイスモデル



# 10.2節のまとめ (n-ch MOSFET)

(記憶すること)



$$\beta_n = KP_n \frac{W_n}{L_n}$$


条件式	特性式
線形領域※ $V_{DS} < V_{GS} - V_{Tn}$	$I_D = \beta_n \left\{ (V_{GS} - V_{Tn}) \cdot V_{DS} - \frac{1}{2} V_{DS}^2 \right\}$
飽和領域※ $V_{DS} \geq V_{GS} - V_{Tn}$	$I_D = \frac{\beta_n}{2} (V_{GS} - V_{Tn})^2 \{1 + \lambda_n (V_{DS} - V_{OV})\}$ $\approx \frac{\beta_n}{2} (V_{GS} - V_{Tn})^2$

※  $V_{GS}, V_{DS}, I_D > 0$  で動作させる

$KP_n, V_{Tn}$  は半導体メーカーが決定する。 $L_n, W_n$  は、回路設計者が決定する。

# 10.2節のまとめ (p-ch MOSFET)

(記憶すること)



$$\beta_p = KP_p \frac{W_p}{L_p}$$

条件式	特性式
線形領域※ $ V_{DS}  <  V_{GS} - V_{Tp} $	$I_D = -\beta_p \left\{ (V_{GS} - V_{Tp}) \cdot V_{DS} - \frac{1}{2} V_{DS}^2 \right\}$
飽和領域※ $ V_{DS}  \geq  V_{GS} - V_{Tp} $	$I_D = -\frac{\beta_p}{2} (V_{GS} - V_{Tp})^2 \{1 - \lambda_p (V_{DS} - V_{OV})\}$ $\approx -\frac{\beta_p}{2} (V_{GS} - V_{Tp})^2$

※  $V_{GS}, V_{DS}, I_D < 0$  で動作させる

$KP_p, V_{Tp}$  は半導体メーカーが決定する。 $L_p, W_p$  は、回路設計者が決定する。

MOSFETの特性を表すパラメータについて整理しておこう

## 10.3 MOSFETのパラメータ

# MOSFETの直流パラメータ

- MOSFETを用いた電子回路の設計には下記の値が必要(以後、本講義では**直流パラメータ**と呼ぶ)
  - $\beta$ (利得係数)
  - $V_T$ (閾値電圧)
  - $\lambda$ (チャネル長変調係数)
- 直流パラメータは、電流-電圧特性の実測または電子回路シミュレーションにより求めることができる。

Channel	$\beta$	$V_T$ (Enhancement type)	$\lambda$
n-ch	$\beta_n > 0$	$V_{Tn} > 0$	$\lambda_n > 0$
p-ch	$\beta_p > 0$	$V_{Tp} < 0$	$\lambda_p > 0$

慣習に従い、本講義では、 $V_T$ のみ符号を含める(上表参照)

# βとKPの関係

$$\beta = KP \frac{W}{L} \quad (\text{Eq. (1)またはEq. (4)より})$$

- 集積回路の設計では、W/Lを変更できるので、MOSFETのパラメータとしてKPの値を使用することが多い。
- ディスクリートMOSFETの回路設計では、W/Lが固定なので、MOSFETのパラメータとしてβの値が使用される。
- 本講義では、βを使用するが、上記の関係式を知っていれば、本講義の内容は、集積回路とディスクリート回路の両方の設計に適用することが可能。


# CMOS (Complementary MOS)

- CMOSには2つの意味がある
  - p-ch, n-chの両方のMOSFETを使用する回路形式
  - p-ch, n-chの両方のMOSFETを集積化できる製造プロセス(製造工程)
- Complementary は、動作電圧と電流の正負が逆で、同じ特性を持つトランジスタのペアを指す
  - MOSFETでは、主要パラメータの値が等しい p-ch MOSFETとn-ch MOSFETがコンプリメンタリである(多少はパラメータが違っても回路設計上は問題ない)
  - 同じ寸法のp-ch と n-ch で、 $KP_n$  と  $KP_p$  は、2~3倍程度異なるため(電子とホールドリフト速度の差)、MOSFETの寸法( $W_n/L_n$ ,  $W_p/L_p$ )を調整して、 $\beta_n = \beta_p$  とすることにより、コンプリメンタリな p-ch MOSFET と n-ch MOSFET を作る



# (参考) 主要パラメータの算出方法


飽和領域のI-V特性を使用する。



$$\frac{dI_D}{dV_{GS}} = \beta (V_{GS} - V_T)$$

より


$$\frac{dI_D}{dV_{GS}} = 0 \text{ のとき } V_{GS} = V_T$$



$$\frac{d^2 I_D}{dV_{GS}^2} = \beta$$

より

$$\beta \text{ は } \frac{dI_D}{dV_{GS}} \text{ の傾き}$$



$$\frac{dI_D}{dV_{DS}} = \frac{\beta}{2} (V_{GS} - V_T)^2 \lambda \cong I_D \lambda$$


より

$$\lambda = \frac{1}{I_D} \frac{dI_D}{dV_{DS}}$$

# チャネル長変調パラメータの別の求め方

$I_D = \frac{\beta}{2} (V_{GS} - V_T)^2 \{1 + \lambda(V_{DS} - V_{OV})\} = 0$  となる  $V_{DS}$  を求める。

$$V_{DS} = -\frac{1}{\lambda} + V_{OV} \approx -\frac{1}{\lambda} = -V_A \quad (V_{GS} \text{ に依らない定数})$$



$V_A$  はアーリー電圧 (Early voltage) と呼ばれる。

# 本講義で使用するMOSFETの パラメータ

- 本講義では、課題10.1でシミュレーションを行ったMOSFET N\_1u および P\_1u を使用
- 以降の課題で必要になったら下記の主要パラメータ値を参照すること(別ファイルに書き込んで保存しておくと便利)

Channel	Model Name	$V_T$ (mV)	$\beta$ ( $\mu\text{A}/\text{V}^2$ )	$\lambda$ (1/V)
n-ch	N_1u	800	600	0.01
p-ch	P_1u	-900	600	0.0125

# 10.3節のまとめ

- MOSFETの主要パラメータ
  - $\beta$ ,  $V_T$ ,  $\lambda$  の主要パラメータによりMOSFETのI-V特性を表すことができる
  - 集積回路設計では、 $\beta$ の代わりにKPが使用されることが多い(W/Lを独立したパラメータとする)
  - 性能が同じで、動作電圧と電流の正負が異なるトランジスタのペアはコンプリメンタリと呼ばれる
  - 主要パラメータは、 $I_D$ - $V_{GS}$  特性、 $I_D$ - $V_{DS}$  特性の実測データまたは電子回路シミュレーションにより求めることができる